Boundary-scan hücreleri ve zincir
JTAG destekli her entegrenin giriş/çıkış pinlerinde birer 'boundary-scan cell' bulunur. Bu hücreler bir kaydırma zinciri (scan chain) oluşturur; TAP (Test Access Port) üzerinden veri kaydırılarak pin durumları okunur ve sürülür. Böylece kart üzerindeki bağlantılar, fiziksel prob değmeden dijital olarak test edilebilir.
TAP arayüzü ve temel komutlar
Test erişim portu (TAP) dört zorunlu sinyalden oluşur: TCK (saat), TMS (mod seçimi), TDI (veri girişi) ve TDO (veri çıkışı); bazı tasarımlarda ayrıca TRST (reset) bulunur. TMS ile yönetilen bir durum makinesi, zincire hangi komutun yükleneceğini belirler. Testlerde en sık kullanılan komutlar şunlardır:
- IDCODE: entegrenin üretici ve parça kimliğini okur; zincirin doğru kurulduğunu doğrular.
- BYPASS: test dışı entegreyi tek bitlik bir yoldan geçirerek zinciri kısaltır.
- SAMPLE/PRELOAD: çalışan kartta pin durumlarının anlık görüntüsünü alır ve test öncesi değer yükler.
- EXTEST: pinleri test yazılımının kontrolüne verir; bir pinden sürülen değerin karşı pinde okunmasıyla bağlantı testi yapılır.
Neyi test eder?
- Açık devre (soğuk lehim, kırık iz, eksik top) ve kısa devre (köprüleme).
- IDCODE ile entegre kimliği ve zincir bütünlüğü kontrolü.
- BGA/FPGA/DSP altındaki erişilemeyen net'lerin bağlantı doğrulaması.
- Uygun cihazlarda flash/bellek erişimi ve in-system programming (ISP).
BSDL dosyalarının rolü
Her JTAG'li entegrenin boundary-scan davranışı, üreticinin sağladığı BSDL (Boundary-Scan Description Language) dosyasında tanımlıdır. Test yazılımı bu dosyalarla zinciri modelleyerek hangi pinin hangi net'e bağlı olduğunu bilir. Doğru BSDL olmadan güvenilir bir connection test kurulamaz.
Test kapsamı nasıl belirlenir?
Kapsam, kartın netlist'i ile BSDL modellerinin birlikte değerlendirilmesiyle hesaplanır: iki ucu da JTAG'li bir pine bağlı olan net'ler tam olarak test edilebilir; yalnız bir ucu JTAG'li olan net'ler kısmen test edilebilir. JTAG desteği olmayan bellek, tampon veya konnektör gibi bileşenler, çevrelerindeki JTAG'li entegreler üzerinden 'küme testi' (cluster test) ile dolaylı olarak sınanabilir. Sonuçta hangi net'in test edildiği ve hangisinin kapsam dışında kaldığı açıkça raporlanır; kapsam dışı bölgeler için diğer yöntemler planlanır.
Sınırları
Boundary-scan yalnızca JTAG destekli entegrelerin kapsadığı net'leri görebilir; analog bölgeler, JTAG'siz bileşenler ve dinamik/zamanlama arızaları kapsam dışıdır. Bu nedenle VI analizi, aktif ölçüm ve fonksiyonel testle birlikte kullanılır.
Onarım sürecinde JTAG'in yeri
- Arıza tespiti: BGA altındaki açık veya kısa devre, rework kararından önce pin seviyesinde doğrulanır.
- Rework sonrası doğrulama: yeniden lehimlenen BGA'nın tüm bağlantıları elektriksel olarak kontrol edilir.
- Programlama: uygun cihazlarda flash ve bellek, aynı arayüz üzerinden sistem içinde programlanabilir (yalnız yetki ve veri sahipliği teyidiyle).
- Kilitli cihazlar: güvenlik amacıyla JTAG erişimi kapatılmış entegrelerde yöntem kullanılamaz; bu durum test planında önceden belirlenir.
IEEE 1149 ailesi
Temel standart IEEE 1149.1'dir ve dijital pinler arasındaki bağlantıları kapsar. Yüksek hızlı, AC kuplajlı diferansiyel hatlar (ör. seri yüksek hızlı bağlantılar) için IEEE 1149.6, daha az pinle JTAG erişimi için IEEE 1149.7 tanımlanmıştır. Bir kartta hangi standardın desteklendiği, entegrelerin BSDL dosyalarından anlaşılır ve test planı buna göre kurulur.
Sık Sorulan Sorular
JTAG ile boundary-scan aynı şey mi?
Günlük kullanımda birbirinin yerine kullanılır. JTAG, IEEE 1149.1 standardını geliştiren grubun adından gelir ve test erişim portunu (TAP) ifade eder; boundary-scan ise bu port üzerinden pin hücrelerini kullanarak bağlantı testi yapma yöntemidir.
Kartta JTAG portu olup olmadığını nasıl anlarım?
Kart üzerinde genellikle TCK, TMS, TDI ve TDO sinyallerini taşıyan bir test konnektörü veya test noktaları bulunur. Kesin bilgi, karttaki FPGA, işlemci ve DSP gibi entegrelerin JTAG desteğinden ve bu sinyallerin erişilebilir olup olmadığından anlaşılır.
BSDL dosyası bulunamazsa ne olur?
BSDL, entegrenin boundary-scan davranışını tanımlar; olmadan o entegre güvenilir biçimde modellenemez. Çoğu üretici BSDL dosyalarını yayımlar. Bulunamayan entegreler zincirde yalnız geçiş (bypass) olarak kullanılabilir ve kapsam buna göre daralır.
Boundary-scan analog devreleri test eder mi?
Hayır. IEEE 1149.1 dijital pinler arasındaki bağlantıları kapsar. Analog bölgeler, güç katları ve zamanlama davranışı VI analizi, aktif ölçüm ve fonksiyonel testle doğrulanır.
BGA rework sonrası neden JTAG testi öneriliyor?
BGA'nın topları paketin altında kalır ve görsel olarak doğrulanamaz. JTAG bağlantı testi, yeniden lehimlenen tüm topların doğru bağlandığını ve komşu toplar arasında köprü oluşmadığını prob değmeden gösterir.
Öne Çıkanlar
- Boundary-scan, BGA altındaki erişilemeyen bağlantıları prob değmeden test eder.
- Doğru BSDL dosyaları güvenilir bir connection test için şarttır.
- Kapsamı JTAG'li net'lerle sınırlıdır; diğer yöntemlerle tamamlanır.